Большое тестирование процессоров различных архитектур

Первые процессоры нового поколения

Компания ARM, ведущий мировой разработчик процессоров для мобильных устройств, представила два первых процессорных ядра Cortex-A75 и Cortex-A55 на базе новой мультиядерной процессорной микроархитектуры DynamIQ, которая на ближайшие годы станет основой всех новых процессоров семейства Cortex-A.

Новая микроархитектура DynamIQ, впервые представленная компанией в марте 2017 г., пришла на смену предыдущей технологии big.LITTLE, впервые представленной ARM в 2011 году и успешно зарекомендовавшей себя за пять с лишним лет. В ARM отмечают, что DynamIQ является дальнейшим эволюционным развитием идей и технологий big.LITTLE.

По словам представителей ARM, новые процессорные ядра Cortex-A75 и Cortex-A55 с технологией DynamIQ обеспечат оптимизацию для 50-кратного повышения производительности вычислений в области искусственного интеллекта в течение следующих трех-пяти лет, и 10-кратное увеличение производительности с применением интегрированных аппаратных акселераторов.

Новые процессорные ядра ARM Cortex-A75 и Cortex-A55

В ARM подчеркивают, что в отличие от прежнего позиционирования своих вычислительных ядер для определенных узких рынков – например, для мобильных устройств, с выпуском микроархитектуры DynamIQ компания начинает переход к гибкой универсальной платформе с огромными возможностями масштабирования, поддерживающей интеллектуальные решения для практически любых применений, от облаков и сетей до гаджетов.

Нандан Найямпали (Nandan Nayampally), глава ARM Compute Products Group, отметил: «По мере усложнения вычислительных систем, нам необходимо переосмысление мультипроцессорной обработки данных. Это означает не только гибкую обработку данных в CPU, но также совершенствование и интеграцию гетерогенных вычислений в виде, более близком к разнообразным, дифференцированным решениям. С новой архитектурой вы можете настраивать производительность как на уровне кластеров, так и отдельных процессорных ядер, устанавливая для каждого подходящий уровень производительности и характеристик потребления энергии».

DynamIQ выводит возможности big.LITTLE на новый уровень

Вместе с первыми процессорными ядрами Cortex-A на платформе DynamIQ компания также представила новое графическое ядро ARM Mali-G72. Список улучшений новой графики включает расширенную поддержку игровых и VR-технологий, а также специфические возможности в области машинного обучения.

Новая графика ARM Mali-G72

Графика ARM Mali-G72 ориентирована на использование в мобильных устройствах премиального сегмента и обещает увеличение производительности на 40% по сравнению с предыдущим поколением.

Серия MT67XX (2015-2018)

Четырехъядерный

Восьмиядерный

MediaTek: не качеством, так количеством

Всего за несколько лет компания MediaTek прошла путь от производителя ультрабюджетных процессоров для китайских клонов iPhone до одного из влиятельнейших игроков на рынке полупроводников. Именно она заняла освободившееся после ухода Texas Instruments место в TOP5 чипмейкеров, наряду с Samsung, Apple, Qualcomm и NVIDIA.

Так, именно MediaTek создала первый настоящий восьмиядерный ARM-процессор – MT6592. Напомним, что Samsung Exynos 5 Octa выполнен по схеме big.LITTLE, то есть одновременно могут работать только четыре его ядра. Другое дело, что и процессорные ядра (ARM Cortex-A7), и графика (Mali-450) у MT6592 сравнительно слабые, а на столько потоков вряд ли сможет распараллелиться хоть одно Android-приложение. Но с точки зрения маркетинга ход, безусловно, правильный. Первым «настоящим восьмиядерным» смартфоном должен стать THL T100.

На смену прошлогодним бюджетным одно- и двухъядерным чипам MediaTek на архитектуре Cortex-A9 пришли новые, более энергоэффективные процессоры MT6572 и MT6589 (два и четыре ядра соответственно). Энергоаппетит удалось понизить за счет перехода на архитектуру ARM Cortex-A7 и техпроцесс 28 нм. В чип MT6572 интегрировано графическое ядро Mali-400MP, а в MT6589 – PowerVR SGX544MP. К слову, есть у MediaTek и 8000-серия чипов ARM без встроенного модуля 3G, ориентированная на планшетные ПК.

На горизонте – новый мобильный флагман Qualcomm Snapdragon 845

В Сети уже появилась информация о том, что в Qualcomm работают над созданием следующего за Snapdragon 835 нового флагманского 8-ядерного процессора Snapdragon 845, выполненного на представленных сегодня ядрах Cortex-A75 и Cortex-A55. По аналогии с чипом Snapdragon 835, новый Snapdragon 845 также будет производиться с нормами 10-нм техпроцесса.

Для Snapdragon 845 ожидается рост производительности примерно на 30% при однопоточных вычислениях и ориентировочно на 70% при мультипоточных вычислениях. 

Сроки официального анонса чипа Snapdragon 845 пока не известны, но аналитики прогнозируют это событие на конец 2017 г. 

TWEETS

• IanCutress: @McAjb35 @jonmasters I had a briefing with them last week on the technology
• IanCutress: @jonmasters It could have gone really well. Even without covid, it wasn’t a good event though.
• IanCutress: We’re all waiting for the start of ‘getting back to normal’. I want to go back to in-person events. Some people are… https://t.co/UPlfD0mepi
• andreif7: 64GB is so much better than 32. https://t.co/4Q7MGR3ssD
• IanCutress: RT @snigskitchen: Great thread on the nonsense policy decision to bring back pounds and ounces. Is it a dead cat? Yes and no. Older people…
• IanCutress: @SUSE Halt
  Don’t reboot, init
  Found a fix, grab code from git
  Make a build, passed the tests
  Julio! Make a patch!… https://t.co/zz3xuQWepS
• andreif7: @never_released It looks the same.
• andreif7: The Xiaomi 11T received an update the day of the review embargo, it seems that whatever was totally wrong with the… https://t.co/1CCZdPUjbu

• andreif7: 7% — wasn’t too far off with the 6% estimate.

  Difference could be higher in memory workloads.

  https://t.co/iKeYVvLObY

• RyanSmithAT: RT @anandtech: Today Xiaomi announces the 11T and 11T Pro — a Dimensity 1200 and a Snapdragon 888 variant the same phone, characterised by…
• RyanSmithAT: @jemdavies Congrats Jem
• andreif7: @jorgeSGK It’s content independent. The HW doesn’t know what’s displayed.
• RyanSmithAT: @grantwwu @anandtech There is a black ‘X’ on the top right corner of the video that, when pressed, will pause the v… https://t.co/uPdH1iP8D1
• RyanSmithAT: @grantwwu @anandtech Thank you for the feedback, and I’m sorry to hear the ads are annoying you. Complaints regular… https://t.co/pJhvmyg95M
• RyanSmithAT: @Jack_Mangano @IanCutress I’m glad someone is keeping tabs on my mind. I don’t mind going crazy, so long as I can t… https://t.co/GIzDkGDHCd
• ganeshts: @JamesDSneed @IanCutress Yes, NAND has the ability to store dynamic sector remap information — this is not only for… https://t.co/J0NYC9oCZk
• ganeshts: @AG_1138 Micron has a history of doing these silent changes. The P2’s silent move from TLC to QLC resulted in worse… https://t.co/UfmTilvFi1
• ganeshts: @ricswi Looks like that requirement is Home-only. Other editions will still allow local accounts. I can’t remember… https://t.co/qOvPnduAuY
• ganeshts: @Laughing_Man @hnpn914 Benson, is there an update planned for the Twinkie PD to support EPR? I still use the USBC-T… https://t.co/D6g5nmQvB5

• ganeshts: @bdmurdock Not aware of a standard way, but I have seen simulator wrapper scripts with a `timeout’ prefix.

  Also o… https://t.co/aIgUTOeXcx

Follow @ANANDTECH

MISC

• 4-bytes range cross penalty = 1 cycles (32-bit)
• 8-bytes range cross penalty = 2 cycles
• Page cross — no additional penalty

L1 B/W (Parallel Random Read) = 1 cycle per one access

• L2->L1 B/W (Parallel Random Read) = 9.30 cycles per access
• L2->L1 B/W (Read, 64 bytes step) = 9.00 cycles per cache line

• L2->L1 B/W (Read, 64 bytes step — pointer chasing) = 8.00 cycles per cache line (HW prefetch L2->L1)

• L2 Write B/W (skip, 64 Bytes step) = 8.00 cycles per write

• RAM Read B/W (Parallel Random Read) = 54 ns per access
• RAM Read B/W (Read, 8-64 Bytes step) = 2000 MB/s

• RAM Read B/W (Read, 8-64 Bytes step — pointer chasing) = 2000 MB/s (HW prefetch from RAM)

• RAM Write B/W (8 Bytes step, 64-bit) = 3700 MB/s
• RAM Write B/W (skip, 16 — 64 Bytes step) = 1800 MB/s

Первые смартфоны на DynamIQ: уже в 2018

По данным ARM, компания в последние четыре года поставила своим партнерам порядка 50 млрд 64-битных чипов, и в следующие пять лет планирует как минимум удвоить это число. Ожидается, что большинство из этих 100 млрд чипов, которые компания планирует поставить до 2021 года, будут ARM-ядрами на основе Dynamiq или из экономичных семейств Cortex-R и Cortext-M. 

Планы ARM и партнеров по выпуску нового поколения смартфонов

Согласно заявлению ARM, компания работает с «многочисленными партнерами» над практическим внедрением технологий DynamIQ. По мнению представителей руководства ARM, микроархитектура Dynamiq может появиться во множестве различных смартфонов в ближайшие два года.

Что готовит год грядущий?

В 2014 году на рынок процессоров ARM должен выйти новый, но хорошо известный игрок – компания AMD. Понизить энергопотребление х86-процессоров до достаточно низкого уровня AMD так и не удалось, поэтому она начала сотрудничать с ARM Limited.

В начале 2014 года мы увидим новые флагманские чипы Samsung Exynos и NVIDIA Tegra. Но главный вопрос года – сможет ли компания Intel со своими чипами Atom потеснить ARM на рынке смартфонов, как она это уже сделала с планшетными ПК. Если это случится, то ARM Limited и ее лицензиатам будет несладко. Придется им возвращаться к истокам – производству чипов ARM Cortex-M3 со сверхнизким энергопотреблением.

Архитектура Cortex-M3 до сих пор остается «темной лошадкой». Именно такие процессоры чаще всего используются в носимых компьютерах: умных часах и браслетах. К примеру, основой Pebble Smartwatch является 80 МГц чип STM32F2 от швейцарской компании STMicroelectronics.

Процессоры ARM Cortex-M3 пока простые и дешевые, но это лишь вопрос времени. С развитием индустрии носимых компьютеров они будут постепенно обрастать новыми возможностями.

Загрузчик ОС

• проверка целостности образа ОС перед запуском;
• обновление программ;
• сервисные функции, функции первоначальной инициализации устройства;
• самотестирование.

реальности

• инициализирует память перед запуском ОС и загружает ядро ОС в память;
• инициализирует часть периферии;
• часто реализует хранение двух образов ОС: текущего и резервного, или образа для восстановления;
• контролирует образ ОС перед загрузкой;
• дает сервисный режим работы даже при испорченном образе ОС.

https://www.kernel.org/doc/Documentation/arm/Booting

1. После включения или сброса процессор загружает образ u-boot, хранимый в Flash-памяти, в ОЗУ и передает управление на первую команду этого образа.
2. u-boot инициализирует DDRAM.
3. u-boot инициализирует драйверы загрузочного носителя (ЗН), например, eMMC, NAND Flash.
4. u-boot читает с ЗН область переменных конфигураций. В конфигурации задан скрипт загрузки, который u-boot далее исполняет.
5. u-boot выводит в консоль предложение прервать процесс загрузки и сконфигурировать устройство. Если за 2-3 секунды пользователь этого не сделает, запускается скрипт загрузки.
6. Иногда скрипт начинается с поиска подходящего образа ОС для загрузки на всех доступных носителях. В других случаях ЗН задается в скрипте жестко.
7. Скрипт загружает с ЗН в DDRAM образ ядра Linux (zImage), файл Device Tree с параметрами ядра (*.dtb).
8. Дополнительно скрипт может загрузить в DDRAM образ initrd – маленькой файловой системы с необходимыми для старта драйверами устройств. Современные дистрибутивы Linux иногда используют initrd, а иногда – нет.
9. Разместив загруженные 2 или 3 файла в памяти, скрипт передает управление на первую команду образа zImage (ядро Linux).
10. zImage состоит из распаковщика и сжатого образа ядра. Распаковщик развертывает ядро в памяти, и загрузка ОС начинается.

Разновидности процессоров ARM

• Микроконтроллеры отличаются наличием на кристалле Flash-памяти и рабочего ОЗУ. Применяются для задач относительно малой автоматизации.
• Application Processor преимущественно пользуется внешней памятью — DDRAM и Flash. Мы их дальше будем называть просто — процессоры. Масштаб задач у них больше.

Особенности ARM Cortex-A75

Производительное процессорное ядро ARM Cortex-A75 обеспечивает значительный прирост производительности и энергоэффективности по сравнению со своими предшественниками Cortex-A72 и Cortex-A73. Чип обладает улучшенной примерно на 20% производительностью при работе с целыми числами, значительными улучшениями при работе с числами с плавающей запятой и задачами с большой нагрузкой на подсистему памяти. 

Что мешает российскому ИТ-бизнесу выйти на глобальный рынок
Бизнес

Для процессора Cortex-A75 характерна пиковая производительность при однопоточных нагрузках благодаря наличию симметричного трехстороннего суперскалярного конвейера варьируемой длины с полностью произвольной (out-of-order) выборкой команд. 

Ядра Cortex-A75 обладают распределенным кластером кэша L3, поддержкой асинхронных частот и практически независимых напряжений питания для различных ядер внутри многоядерного процессора или кластера. Ядра Cortex-A75 также оснащены отдельной кэш-памятью L2 на каждое ядро с уменьшенной вдвое латентностью по сравнению со своими предшественниками.

В сочетании с распределенным модулем DynamIQ (DynamIQ Shared Unit, DSU), процессор Cortex-A75 позволяет обеспечить необходимый уровень производительности для широкого спектра системы и рынков – от смартфонов и умных домов до серверов и автомобильной электроники.

Благодаря базовому исполнению на уровне микроархитектуры ARMv8-A, вычислительные ядра Cortex-A75 обладают полной обратной совместимостью со всей экосистемой операционных систем, инструментов и приложений, разработанных для этой платформы, обеспечивая в то же время новые возможности для разработчиков систем с искусственным интеллектом. 

ARM Cortex-A53 и Cortex-A57: даешь 64 бита!

Младшая из референсных 64-битных архитектур ARM Limited – Cortex-A53 – по производительности сопоставима со старой доброй Cortex-A9. То есть основываться на ней будут преимущественно чипы начального уровня с количеством ядер до четырех. Обладает Cortex-A53 мультимедийным сопроцессором NEON, поддерживает аппаратную виртуализацию и обратно совместима с 32-битной архитектурой ARMv7.

Старшая ARM Cortex-A57 по производительности примерно на треть быстрее нынешнего лидера – Cortex-A15. Чипы этой архитектуры получат до шестнадцати ядер, но это будут, скорее всего, серверные решения. Кроме того, ARM Limited предлагает объединять Cortex-A57 и Cortex-A53 по схеме big.LITTLE, но только по два ядра каждого вида.

Первый вылетевший из гонки

Мобильные процессоры ARM – один из самых быстроразвивающихся рынков. Количество игроков на нем по сравнению с х86-процессорами просто зашкаливает. Компании поочередно перехватывают пальмовую ветвь первенства, пытаясь выделиться если не быстродействием, то хотя бы выгодной ценой.

Далеко не всем компаниям удается долго выдерживать столь высокий темп гонки инноваций. К примеру, Texas Instruments, еще недавно контролировавшая нижний ценовой сегмент планшетных ПК, отказалась от выпуска процессоров OMAP5 и плавно переходит на производство чипов для автомобильной промышленности.

Но свято место пусто не бывает, поэтому уже выстроилась длинная очередь желающих занять место Texas Instruments на рынке. Прочитать о поколениях ARM (от ARM9 до Cortex-A15) можно в статье «Процессоры ARM: особенности архитектуры, отличия и перспективы». Об эволюции чипов Apple A-серии, Samsung Exynos, NVIDIA Tegra и Qualcomm Snapdragon подробно рассказано в статье «Процессоры ARM: производители и модели».

В этот раз мы поговорим о новейших чипах Apple, Quallcomm и MediaTek, расскажем о производителях второго эшелона (Broadcom, Allwinner, Fuzhou Rockchip, AMLogic, Marvell, Action Semiconductor и Freescale), а также порассуждаем о трех перспективных ядрах ARM: среднеуровневом Сortex-A53, флагманском Сortex-A57 и энергоэффективном Cortex-M3.

Фальстарт от Apple

Тот факт, что именно компания Apple выпустила первый 64-битный ARM-процессор для смартфонов и планшетов, немного удивляет. Ключевое отличие чипа A7 – теоретическая поддержка 4 ГБ оперативной памяти, тогда как на практике у iPhone 5S, iPad Air и iPad mini with Retina display ее всего 1 ГБ. И вряд ли даже через год объем ОЗУ iOS-устройств увеличится больше чем вдвое.

Тем не менее, чип Apple A7 стал в разы мощнее предшественника (А6), а все благодаря двум процессорным ядрам ARMv8 Cyclone с частотой 1,3-1,4 ГГц и графическому ускорителю PowerVR G6430. Производит А7 по-прежнему компания Samsung, хотя до этого ходили слухи о возможном сотрудничестве Apple с тайваньским контрактным производителем полупроводников TSMC.

Архитектура Cyclone, как и прошлогодняя Swift (ARMv7) – собственная разработка Apple, которая является ответом уже не на референсную ARM Cortex-A15, а на Cortex-A57. Графическое же ядро PowerVR G6430 – первый представитель долгожданной серии Rogue компании Imagination Technologies.

Загрузка с TrustZone

TrustZoneгостевой

• включения и выключения ядер процессора (в ARMv8-A это происходит через PSCI — часть ARM Trusted Firmware, а в ARMv7 — по-разному для каждого производителя процессоров);
• хранения ключей, данных банковских карт и т.п.;
• хранения ключей полнодискового шифрования;
• операций с криптографией;
• отображения DRM-контента.

1. стартует предзагрузчик в ROM. Он загружает ключи для проверки подписи TEE из ROM;
2. предзагрузчик загружает в память образ TEE, проверяет подпись. Если проверка прошла успешно, запускается TEE;
3. TEE настраивает режимы Secure и Non-Secure. Далее TEE загружает основной загрузчик ОС и переходит на него в режиме Non-Secure. Сам TEE остается в режиме Secure и ждет;
4. загрузчик основной ОС загружает ОС как обычно;
5. ОС вынуждена время от времени вызывать функции TEE для выполнения некоторых задач.

Обновленное семейство процессорных ядер Cortex-A: что нового

Процессорная технология DynamIQ унаследовала от архитектуры предыдущего поколения ARM big.LITTLE проверенную временем организацию вычислительных мощностей – когда экономичные процессорные ядра сочетаются в одном кристалле с несколькими высокоэффективными ядрами. Это позволяет сконструировать мобильный процессор, способный при необходимости значительно наращивать производительность, и экономить заряд батареи мобильного устройства в остальное время.

Особенности архитектуры новых процессорных ядер Cortex-A

Развивая идею «правильный процессор для правильной задачи», архитектура DynamIQ поддерживает до 8 процессорных ядер на один вычислительный кластер, при этом кластеров в финальном чипе может быть практически бесконечно много.

Каждый вычислительный кластер, в свою очередь, обеспечивает определенный уровень производительности. В отличие от традиций big.LITTLE, где использовалось только попарное ускорение мощных и экономичных ядер (2+2, 2+4, 4+4 и т.п.), архитектура DynamIQ может работать с любыми сочетаниями экономичных и мощных ядер – от 1+3 или 1+7 до любых других.

Более гибкая работа вычислительных кластеров нового типа

Благодаря микроархитектуре DynamIQ, каждое ядро кластера может иметь различные показатели производительности и энергопотребления. Новая архитектура DynamIQ также поддерживает ряд новых инструкций, оптимизированных для ускорения процесса машинного обучения и для работы с приложениями искусственного интеллекта.

Специфика микроархитектуры DynamIQ

Дополнительную гибкость новой вычислительной архитектуре придает переделанная подсистема памяти, которая обеспечивает более быстрый доступ к данным при одновременном снижении энергопотребления. 

Архитектура DynamIQ способна обеспечить низкое энергопотребление благодаря быстрому переключению между различными уровнями состояния и точному управлению уровнями производительности.

Цифровые телевизионные SoC

На выставке Consumer Electronics Show в январе 2015 года, MediaTek объявила о MT5595, новый цифровой телевизионный SoC с поддержкой «s Android TV платформы. Он был принят Sony для новых моделей ЖК-телевизоров .

Allwinner, Fuzhou Rockchip и AMLogic: три сестрицы под окном

Рыночная политика компаний Allwinner, Fuzhou Rockchip и AMLogic очень похожа: они довольно-таки неспешно осваивают новые технологии, зато вешают на свои ARM-процессоры очень выгодные ценники. Именно поэтому чипы «трех сестриц» часто встречаются в планшетных ПК китайских производителей, а также украинских и российских брендов, что по сути одно и то же.

Так, компания Allwinner сейчас предлагает двухъядерный чип A20 (Cortex-A7, Mali-400MP) и четырехъядерный А31 (Cortex-A7, PowerVR SGX544MP), а также анонсировала восьмиядерный A80 Octa. К счастью, перегревающийся и тормозящий одноядерный Allwinner Boxchip A10 остался в прошлом.

В свою очередь, компания Fuzhou Rockchip, сыскавшая успех с процессором RK3188, запланировала на 2014 год переход на архитектуру ARM Cortex-A12 (энергоэффективный преемник Cortex-A9). Именно на ней и графике Mali-T624 будет строиться новенький чип RK3288.

У компании AMLogic планы и вовсе «наполеоновские»: выпустив четырехъядерный чип M802 (Cortex-A9, Mali-450), она работает над моделями M9 (64-битная архитектура ARMv8 и графика серии Mali-700).

Производительность

1.скорость центрального процессора

Неизвестно. Помогите нам, предложите стоимость. (ARM Cortex-A53)

Неизвестно. Помогите нам, предложите стоимость. (ARM Cortex-A76)

Скорость центрального процессора показывает сколько циклов обработки в секунду может выполнять процессор, учитывая все его ядра (процессоры). Она рассчитывается путем сложения тактовых частот каждого ядра или, в случае многоядерных процессоров, каждой группы ядер.

2.поток выполнения процессора

Неизвестно. Помогите нам, предложите стоимость. (ARM Cortex-A53)

Неизвестно. Помогите нам, предложите стоимость. (ARM Cortex-A76)

Большее число потоков приводит к более высокой производительности и лучшему одновременному выполнению нескольких задач.

3.Использует технологию big.LITTLE
ARM Cortex-A53

ARM Cortex-A76

Используя технологию big.LITTLE, чип может переключаться между двумя наборами процессоров, чтобы обеспечить максимальную производительность и срок службы батареи. Например, во время игр более мощный процессор будет использоваться для повышения производительности, в то время как проверка электронной почты будет использовать менее мощный процессор для продления срока службы аккумулятора.

4.Использует HMP
ARM Cortex-A53

ARM Cortex-A76

HMP — это более продвинутая версия технологии big.LITTLE. В этой конфигурации, процессор может использовать все ядра одновременно, или только одно ядро ​​для задач низкой интенсивности. Это может обеспечить высокую производительность и увеличение срока службы батареи соответственно.

5.скорость турбо тактовой частоты

Неизвестно. Помогите нам, предложите стоимость. (ARM Cortex-A53)

Неизвестно. Помогите нам, предложите стоимость. (ARM Cortex-A76)

Когда процессор работает ниже своих ограничений, он может перейти на более высокую тактовую частоту, чтобы увеличить производительность.

6.Кэш L2

Неизвестно. Помогите нам, предложите стоимость. (ARM Cortex-A53)

Неизвестно. Помогите нам, предложите стоимость. (ARM Cortex-A76)

Больше сверхоперативной памяти L2 приводит к быстрым результатам в центральном процессорном устройстве и настройках производительности системы.

7.L1 кэш

Неизвестно. Помогите нам, предложите стоимость. (ARM Cortex-A53)

Неизвестно. Помогите нам, предложите стоимость. (ARM Cortex-A76)

Больше сверхоперативной памяти L1 приводит к быстрым результатам в центральном процессорном устройстве и настройках производительности системы.

8.часовой множитель

Неизвестно. Помогите нам, предложите стоимость. (ARM Cortex-A53)

Неизвестно. Помогите нам, предложите стоимость. (ARM Cortex-A76)

Часовой множитель контролирует скорость процессора.

9.L3 кэш

Неизвестно. Помогите нам, предложите стоимость. (ARM Cortex-A53)

Неизвестно. Помогите нам, предложите стоимость. (ARM Cortex-A76)

Больше сверхоперативной памяти L3 приводит к быстрым результатам в центральном процессорном устройстве и настройках производительности системы.

4 KB pages (64-bit Linux)

• Micro Data TLB L1 (4 KB pages): 10 items. ?-way. Miss penalty = 2 cycles. Parallel miss: 3 cycles per L1 data cache read access.
• TLB L2: 512 items. 4-way. Miss penalty = 11-22 cycles (translation entry from L1/L2 cache). Parallel miss: 22 cycles per L2 cache read access.

  Size        Latency        Increase   Description

  32 K     3                            
  64 K    10                        6   + 12 (L2) + 2 (Micro TLB miss)                 
 128 K    14                        4   
 256 K    16                        2
 512 K    17 +   4 ns       1 +  4 ns
   1 M    17 +  70 ns         + 66 ns   + 128 ns (RAM)
   2 M    17 + 100 ns         + 30 ns
   4 M    25 + 114 ns       8 + 14 ns   + 22 (L2 TLB miss)        
   8 M    31 + 121 ns       6 +  7 ns 
  16 M    35 + 124 ns       4 +  3 ns   
  32 M    37 + 126 ns       2 +  2 ns   
  64 M    39 + 127 ns       2 +  1 ns
 128 M    39 + 141 ns         + 14 ns
 256 M    39 + 192 ns         + 51 ns   + 128 ns (Page walk to RAM)
 512 M    39 + 230 ns         + 38 ns
1024 M    39 + 250 ns         + 20 ns

Похожие записи:

Как выставить зажигание с помощью стробоскопа? Сигнализация действия защиты и автоматики Подключение потолочного светильника со светодиодами Книги по ардуино Правильная пайка проводов паяльником Птф солярис